

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-62814

(43) 公開日 平成10年(1998) 3月6日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/136	5 0 0		G 0 2 F 1/136	5 0 0
H 0 1 L 29/786			H 0 1 L 29/78	6 1 2 C

審査請求 未請求 請求項の数 2 O L (全 4 頁)

(21) 出願番号 特願平8-218982

(22) 出願日 平成8年(1996) 8月21日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 小西 芳広

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 深山 博

大阪府門真市大字門真1006番地 松下電器
産業株式会社内


(74) 代理人 弁理士 森本 義弘

(54) 【発明の名称】 T F T液晶表示装置

(57) 【要約】

【課題】 液晶表示パネルの周辺部に設けられるソース・ドレイン電極の引き出し配線部が、液晶表示パネルを切断する際に剥がれて線欠陥不良となることのない液晶表示装置を提供する。

【解決手段】 T F T液晶表示装置の薄膜トランジスタアレイにおいて、ソース・ドレイン電極の引き出し配線部10aの下地の少なくとも一部でその下層のゲート絶縁膜5および半導体膜6などを除去し、パネル切断部の下の領域を凹部12を有する構造とした後、この凹部12にソース・ドレイン電極の引き出し配線部10aを形成することでパネル切断時の機械的なストレスによる断線を防止する。



1…透光性絶縁性基板
5…ゲート絶縁膜
6…真性半導体層
10…ソース電極
10a…引き出し配線部
12…凹部
X…切断線

【特許請求の範囲】

【請求項1】 透光性絶縁性基板に、ゲート絶縁膜および半導体膜が形成されているとともに透明な画素電極およびゲート電極と交差してソース・ドレイン電極が形成されてなる薄膜トランジスタアレイを有するTFT液晶表示装置において、ソース・ドレイン電極の引き出し配線部の下層に位置する部分のゲート絶縁膜および半導体膜を除去して凹部を形成し、ソース・ドレイン電極の引き出し配線部の一部が、前記凹部において少なくとも透光性絶縁性基板に接するように、ソース・ドレイン電極の引き出し配線部を形成したTFT液晶表示装置。

【請求項2】 凹部が液晶パネルを切断する際の切断部に相当する位置に設けられている請求項1記載のTFT液晶表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は液晶表示装置、特にTFT（薄膜トランジスタ）液晶表示装置のTFTアレイのソース・ドレイン電極の引き出し配線部に関するものである。

【0002】

【従来の技術】従来、TFT液晶表示装置のゲート電極にはアルミニウム、クロムおよびタンタルなどの金属導電膜が用いられており、ソース・ドレイン電極には、アルミニウム、チタンおよびモリブデンなどの金属導電膜が用いられている。一方、コンピュータの端末としてのTFT液晶表示装置は、高精細・高速応答・高視認性が要求されており、特に画像のちらつきがない高輝度が要望されている。この要望に応えるためには、絵素面積を増やさなければならず、ゲート電極およびソース・ドレイン電極の線幅を狭くしなければならない。しかし、これに対処すべく、ゲート電極およびソース・ドレイン電極の線幅を狭くすると、ゲート電極およびソース電極の断線にともなう線欠陥不良を生じて、TFTアレイの歩留りが低下していた。

【0003】図2はTFT液晶表示装置のTFTアレイの面内配線パターンを示し、図3は図2のA-A'線で切断した場合の断面図である。また、従来のTFT液晶表示装置のTFTアレイの面内配線パターンにおける、図2のB-B'線で切断した場合の断面図を図4に示す。

【0004】図2～図4において、1はガラスなどの透光性絶縁性基板、2は酸化錫を含む酸化インジウムなどの画素電極、3は画素電極2を覆うように形成された酸化珪素膜などの絶縁膜、4はスパッタリング法などで成膜されたアルミニウムなどのゲート電極、5は窒化珪素などのゲート絶縁膜、6は非ドーパ水素化アモルファスシリコンなどの真性半導体層、7は島状に形成された半導体保護層、8は燐などをドーパした水素化アモルファスシリコンなどのオーミックコンタクト層、9は画素電

極2とドレイン電極11を電気的に接続するコンタクトホール、10はソース電極である。

【0005】図4に示すように、従来のTFT液晶表示装置のTFTアレイは、周辺のソース・ドレイン電極の引き出し配線部10aをゲート絶縁膜5、真性半導体層6およびオーミックコンタクト層8からなる多層膜の上に形成していた。

【0006】ところで、このようなTFT液晶表示装置は、製造したものの外周縁部に欠陥部を生じることがあるため、製造後に外周縁部を切断して除去することが行われている。また、製造コストを低減するために、複数のTFTアレイを一体的に製造するとともに対向基板のカラーフィルターと組み合わせ、この後に、各TFTアレイに対応するように切断することも行われている。

【0007】

【発明が解決しようとする課題】しかしながら、従来のTFT液晶表示装置では、そのためTFTアレイを対向基板のカラーフィルターと組み合わせた後、切断する際に加えられる機械的ストレスによる外部応力の影響によってパネル切断線xの箇所の引き出し配線部10aが密着力の弱い真性半導体層6から剥がれて線欠陥不良となり、液晶表示パネルとして画像表示させた際に、画像性能を低下させていた。

【0008】本発明は上記課題を解決するもので、液晶表示パネルの周辺部に設けられるソース・ドレイン電極の引き出し配線部が、液晶表示パネルを切断する際に剥がれて線欠陥不良となることのない液晶表示装置を提供することを目的とするものである。

【0009】

【課題を解決するための手段】上記課題を解決するために本発明は、透光性絶縁性基板に、ゲート絶縁膜および半導体膜が形成されているとともに透明な画素電極およびゲート電極と交差してソース・ドレイン電極が形成されてなる薄膜トランジスタアレイを有するTFT液晶表示装置において、ソース・ドレイン電極の引き出し配線部の下層に位置する部分のゲート絶縁膜および半導体膜を除去して凹部を形成し、ソース・ドレイン電極の引き出し配線部の一部が、前記凹部において少なくとも透光性絶縁性基板に接するように、ソース・ドレイン電極の引き出し配線部を形成したものである。

【0010】この発明によれば、液晶表示パネルの周辺部に設けられるソース・ドレイン電極の引き出し配線部が、液晶表示パネルを切断する際に剥がれて線欠陥不良となることのない液晶表示装置を得られる。

【0011】

【発明の実施の形態】本発明の請求項1に記載の発明は、透光性絶縁性基板に、ゲート絶縁膜および半導体膜が形成されているとともに透明な画素電極およびゲート電極と交差してソース・ドレイン電極が形成されてなる薄膜トランジスタアレイを有するTFT液晶表示装置に

3

において、ソース・ドレイン電極の引き出し配線部の下層に位置する部分のゲート絶縁膜および半導体膜を除去して凹部を形成し、ソース・ドレイン電極の引き出し配線部の一部が、前記凹部において少なくとも透光性絶縁性基板に接するように、ソース・ドレイン電極の引き出し配線部を形成したものであり、この構成により、ソース・ドレイン電極の引き出し配線部の一部が、密着力の強い透光性絶縁性基板に形成されるため、液晶表示パネルを切断する際に機械的ストレスが加えられても、ソース・ドレイン電極の引き出し配線部が剥がれることが防止される。

【0012】本発明の請求項2に記載の発明は、凹部が液晶パネルを切断する際の切断部に相当する位置に設けられているものであり、この構成により、特に凹部が液晶パネルを切断する際の切断部に相当する位置に設けられて、この箇所では透光性絶縁性基板に接するようにソース・ドレイン電極の引き出し配線部が形成されるため、特に液晶表示パネルを切断する際に機械的ストレスが加えられる箇所での密着性が確保されて、ソース・ドレイン電極の引き出し配線部が剥がれることが防止される。

【0013】以下、本発明の実施の形態について図1から図3を用いて説明する。なお、図2はTFT液晶表示装置のTFTアレいの面内配線パターンを示し、図3は図2のA-A'線で切断した場合の断面図であり、これらの図面に示される箇所は従来のTFT液晶表示装置と同様である。一方、図1は本発明の実施の形態にかかるTFT液晶表示装置の断面図であり、図2のB-B'線で切断した場合の断面図に相当するものである。なお、従来のものと同機能のものには同符号を付して説明する。

【0014】このTFT液晶表示装置のTFTアレいは以下のようにして製造される。まず、ガラスなどの透光性絶縁性基板1上に酸化錫を含む酸化インジウムなどの透明導電膜（図示せず）をスパッタリング法などで成膜する。この後、ホトリソグラフィなどの方法で画素電極2を形成する。次にこの画素電極2を覆うように酸化珪素膜などの絶縁膜3を常圧化学気相法などで成膜する。この後、スパッタリング法などでアルミニウムなどの金属膜を成膜し、ゲート電極4を形成する。次にゲート電極4の上に陽極酸化膜や化学気相法で成膜された窒化珪素膜などのゲート絶縁膜5を形成する。さらに非ドーパ水素化アモルファスシリコンなどの真性半導体層6、およびそれに対して十分なエッチング選択比を有する半導体保護層7である窒化珪素膜などプラズマCVD法などにより好ましくは連続的に成膜する。

【0015】次に半導体保護層7を少なくともTFTのチャネル部に島状に形成した後、燐などをドーパした水素化アモルファスシリコンなどのオーミックコンタクト層8をプラズマCVD法などで成膜する。次に画素電極2とドレイン電極11を電気的に接続するコンタクトホ

4

ール9をドライエッチングなどによって形成する。

【0016】この時同時にTFTアレいと対向基板のカラーフィルターを組み合わせた後に切断する際に応力を加える部分すなわち切断線xの部分に相当する部分のTFTアレい周辺の引き出し配線部10aの下層のオーミックコンタクト層8、真性半導体層6、ゲート絶縁膜5および絶縁膜3（図1においては図示せず）をドライエッチング法などによって除去し、パネル切断線xの部分と交差する領域を凹部12を有する構造とする。その後、この凹部12に、アルミニウムなどの金属膜をスパッタリング法などによって成膜し、ソース電極10とドレイン電極11との引き出し配線部10aを形成する。

【0017】このように、TFT液晶表示装置において、TFTアレい周辺のソース・ドレイン電極の引き出し配線部10aを形成する際、あらかじめ下地のゲート絶縁膜5および半導体層6などをドライエッチングなどによって除去し、パネル切断線xの部分と交差する領域を凹部12を有する構造とした後にソース・ドレイン電極の引き出し配線部10aを形成することによって、このソース・ドレイン電極の引き出し配線部10aが透光性絶縁性基板1に強固に密着し、液晶表示パネルを切断する際に機械的ストレスが加えられても、ソース・ドレイン電極の引き出し配線部10aが剥がれることが防止される。これにより、パネル切断時のストレスによる断線が防止されて、液晶表示装置としての画質の向上、ならびに製造歩留りの向上が可能となる。

【0018】また、特に凹部12が液晶パネルを切断する際の切断線xの部分に相当する位置に設けられて、この箇所では透光性絶縁性基板1に接するようにソース・ドレイン電極の引き出し配線部10aが形成されるため、特に液晶表示パネルを切断する際に機械的ストレスが加えられる箇所での密着性が確保されて、パネル切断時のストレスによる断線が防止されながら、他の箇所に不要な凹部を形成しなくても済むので、製造する際の工程が必要以上に増加したりすることもない。また、コンタクトホール9を形成する際に、同時にドライエッチング法などによって周辺の引き出し配線部10aの下地のゲート絶縁膜5および半導体層6を除去することによって、製造する際の工程の増加を抑えることができる。

【0019】

【発明の効果】以上説明したように、本発明によれば、パネル切断時の機械的な外部応力によって膜の密着力の弱い部分からの剥がれによる断線不良を防止することができ、液晶表示装置としての線欠陥が大幅に減少でき、画質の向上、ならびに製造歩留りの向上が可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態にかかるTFT液晶表示装置の断面図であり、図2のB-B'線で切断した場合の断面図に相当するものである。

5

6

【図2】TFT液晶表示装置のTFTアレイの面内配線パターンを示す平面図である。

【図3】図2のA-A'線で切断した場合の断面図である。


【図4】従来のTFT液晶表示装置の断面図であり、図2のB-B'線で切断した場合の断面図に相当するものである。

【符号の説明】

1 透光性絶縁性基板


2 画素電極
4 ゲート電極
5 ゲート絶縁膜
6 真性半導体層
10 ソース電極
10a 引き出し電極部
11 ドレイン電極
12 凹部
x 切断線

【図1】




1…透光性絶縁性基板
5…ゲート絶縁膜
6…真性半導体層
10…ソース電極
10a…引き出し配線部
12…凹部
X…切断線

【図2】




2…画素電極
4…ゲート電極
11…ドレイン電極

【図3】



【図4】



DERWENT-ACC-NO: 1998-221156

DERWENT-WEEK: 200155

COPYRIGHT 2006 DERWENT INFORMATION LTD

TITLE: LCD device with TFT array for computer - has gate insulating film and intrinsic semiconductor layer positioned in sublayer of leadout wiring part of source-drain electrodes are removed for forming recess

PATENT-ASSIGNEE: MATSUSHITA DENKI SANGYO KK[MATU]

PRIORITY-DATA: 1996JP-0218982 (August 21, 1996)

PATENT-FAMILY:

PUB-NO	PUB-DATE	LANGUAGE	PAGES	MAIN-IPC
JP 10062814 A	March 6, 1998	N/A	004	G02F 001/136
JP 3207360 B2	September 10, 2001	N/A	004	G02F 001/1368

APPLICATION-DATA:

PUB-NO	APPL-DESCRIPTOR	APPL-NO	APPL-DATE
JP 10062814A	N/A	1996JP-0218982	August 21, 1996
JP 3207360B2	N/A	1996JP-0218982	August 21, 1996
JP 3207360B2	Previous Publ.	JP 10062814	N/A

INT-CL (IPC): G02F001/136, G02F001/1368 , H01L029/786

ABSTRACTED-PUB-NO: JP 10062814A

BASIC-ABSTRACT:

The device has a gate insulating film (5) and an intrinsic semiconductor layer (6) which are formed on a **transparent insulating substrate** (1). The gate **insulating** film and the intrinsic semiconductor layer positioned in the sublayer of the leadout **wiring** part of a source-drain electrodes are removed for forming a **recess** (12).

A leadout wiring part (10a) of the source-drain electrode is formed contacting the substrate through the recess. The source- drain electrode is formed intersecting a transparent pixel electrode and a gate electrode on a TFT array.

ADVANTAGE - Prevents disconnection due to mechanical stress during panel cutting time. Improves image display quality and manufacturing yield.

CHOSEN-DRAWING: Dwg.1/4

TITLE-TERMS: LCD DEVICE TFT ARRAY COMPUTER GATE INSULATE FILM INTRINSIC
SEMICONDUCTOR LAYER POSITION WIRE PART SOURCE DRAIN ELECTRODE
REMOVE FORMING RECESS

DERWENT-CLASS: P81 U12 U14

EPI-CODES: U12-B03A; U12-Q; U14-K01A1B; U14-K01A2; U14-K01A2B;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1998-175013